双十一刚结束，阿里云就大面积故障，持续长达 3 个半小时。据阿里云公告，故障源于某个底层服务组件，影响地域涵盖了国内以及海外多个国家。“淘宝崩了”、“外卖崩了”、“闲鱼崩了”等迅速冲上热搜。大批依赖阿里云的设施随之崩溃：外卖派送停止、超市无法结账、停车场不抬杆。甚至洗衣机、直饮水机和充电桩等服务也停止运转。

据外媒 MSPoweruser 消息，Arm 宣布推出用于笔记本电脑的新型 Cortex-A78C CPU。早在今年 5 月份，Arm 就发布了针对智能手机和平板电脑的新型 Cortex-A78 CPU，这次 Arm 推出的是 Cortex-A78C CPU，它是一款基于 Cortex-A78 的新型 CPU，专为下一代笔记本电脑而设计。

安谋科技（中国）有限公司（“安谋中国”）今天正式发布“周易”Z2 AIPU（AI Processing Unit），单核算力最高可达 4TOPS，较“周易”Z1 AIPU 的单核算力提高一倍，同时支持多达 32 核的可扩展配置，从而能够在单个 SoC 中实现 128TOPS 的强大算力。

就像去年基于 Zen 2 的 Ryzen 3000 那样，新的 5000 系列处理器仍使用了 AMD 7nm 工艺。AMD 表示，Zen 3 型号替换 Zen 2 CPU（固件更新后，新的芯片即可与旧主板兼容）性能将提升 26%，同时保持 TDP 和内核数相同。

苹果全球首发的 5nm  A14 Bionic 带有六核 CPU 和新的四核 GPU，集成了 118 亿个晶体管。A14 让 iPad Air 4 的性能提升了 40%。

但随着时代的前进，芯片工艺也在不断进步，不少芯片公司都在 AI 时代迅速崛起。不得不说，英特尔近些年在芯片制程工艺上发力不足，仍在 10nm 芯片上使劲儿，要知道，台积电的 2nm 制程都已经取得重大突破了。

美国东部时间 5 月 26 日上午，ARM 发布了其最新的高端 CPU 和 GPU 架构，Cortex-A78 CPU 和 Mali-G78 GPU，将用于 2021 年及以后的下一代旗舰智能机。

但其实，这是由 MSCT（莫斯科 SPARC 技术中心）开发的芯片，这个中心的背后是位于俄罗斯列别杰夫的计算机与精密机械工程研究所。AI中心成立于 1992 年，最开始一直从事 SPARC 架构芯片的研发工作。后来，他们改用 ARM 架构，已经推出了多款单核、双核、四核 ARM 处理器。

早在 2014 年的消费电子展（CES）上，雷蛇（Razer）首席执行官就展示过一款革命性的概念设计。那是一台带有主背板的 PC，允许用户以模块化的方式插入 CPU、GPU、电源、存储等零部件。时间快进到 2020 年，英特尔终于在伦敦举办的一场低调发布会上，带来了将这一设想变为现实的解决方案 —— Ed Barkhuysen 为大家介绍了该...

说起芯片，人们脑海里冒出来的词或许是英特尔，也可能是 AMD，不过对于中国人来说，还有一个我们自己的芯片——“龙芯”。龙芯近 20 年的发展历程告诉我们，做中国人自己的芯片不是一件费力不讨好的事，而是一件即使困难也必须要做的事，因为这关乎到芯片领域最重要的一个问题——自主化。

对主存的一次访问一般花费硬件的数百次时钟周期。处理器通过缓存（caching）能够从数量级上降低内存延迟的成本这些缓存为了性能重新排列待定内存操作的顺序。也就是说，程序的读写操作不一定会按照它要求处理器的顺序执行。

在高性能编程时,经常接触到多线程. 起初我们的理解是, 多个线程并行地执行总比单个线程要快, 就像多个人一起干活总比一个人干要快. 然而实际情况是, 多线程之间需要竞争IO设备, 或者竞争锁资源，导致往往执行速度还不如单个线程. 在这里有一个经常提及的概念就是: 上下文切换(Context Switch).

多级SRAM缓存是减小这种延迟带来的影响的主要手段。此外，SMP系统采用消息传递协议来实现缓存之间的一致性。遗憾的是，现代的CPU实在是太快了，即使是使用了缓存，有时也无法跟上CPU的速度。因此，为了进一步减小延迟的影响，一些鲜为人知的缓冲区派上了用场。

若CPU和系统其它部分的交互通过cache进行，内存系统就必须包括CPU缓存，以及CPU及其缓存之间的内存屏障（内存屏障逻辑上如下图中的虚线）：

为了提升性能，CPU会乱序执行指令。内存屏障可以确保指令按照正确的顺序执行。RedHat的David Howells和IBM的Paul E. McKenney介绍了Linux内核的内存屏障设计。这里和大家分享一下。

大多数人根据直觉就知道，在系统间传递消息要比在单个系统上执行简单计算更加耗时。不过，在共享同一块内存的系统的线程间传递消息是不是也更加耗时，这点可就不一定了。本章主要关注共享内存系统中的同步和通信的开销，只涉及了一些共享内存并行硬件设计的皮毛，想了解更多信息的读者，可以翻看Hennessy和Patterson的经...

即使是资深的技术人员，我经常听到他们谈论某些操作是如何导致一个CPU缓存的刷新。看来这是关于CPU缓存如何工作和缓存子系统如何与执行核心交互的一个常见误区。本文将致力于解释CPU缓存的功能以及执行程序指令的CPU核心如何与缓存交互。我将以最新的Intel x86 CPU为例进行说明，其他CPU也使用相似技术以达到相同目的。