SystemVerilog中关于DPI章节的翻译

2020-06-14
阅读 13 分钟
6.5k
随着时代的发展,现在的芯片规模越来越大,哪怕模块级的验证环境也需要相当长的build时间,各种仿真工具也在改进编译和运行性能,还发明了增量编译。但无论如何turnaround的时间还是比较长,而且方法越复杂越容易出错。而DPI-C则比较简单,能够解决某些场景下的问题。

bat简介 -- 带语法高亮和git集成的cat

2018-09-15
阅读 2 分钟
3.3k
bat的目的非常简单,就是一个带有语法高亮的cat,他们的选项基本都一样,另外它还会自动获取你git的信息,能够标出目前文件和git缓存区文件的区别,这样你一眼就可以看出你的修改。

systemverilog中Configuration的用法详解

2018-09-14
阅读 3 分钟
11.1k
SystemVerilog中Configuration的用法 1. Config configuration是一套用来描述设计中实例来源的一套显式规则, 它的规则如下: 2. 语法 {代码...} 3. example lib.map : {代码...} 上面就是一个最简单的例子,通过configuration来选择对于某个instance使用哪个module的实现 4. 讲解 一个configuration的基本元素包含: co...

SystemVerilog中fork-join三种形式的应用

2017-11-15
阅读 7 分钟
34.1k
Overview fork...join结构提供了创建并行进程的能力。在Systemverilog里主要有三种版本: fork...join (join all) fork...join_none fork...join_any fork-join同verilog里面的功能是一样。fork-join_none不会等创建的进程完成,直接执行后面的语句。fork-join_any会等待至少一个进程完成,然后再执行后继的语句。 Examp...