5 月 6 日，IBM 宣布将推出全球第一个 2 纳米芯片制程，能够在指甲大小的芯片上安装 500 亿个晶体管。IBM 表示在使用相同功率的情况下，2 纳米芯片相比目前的主流 7 nm 芯片，性能提升约 45％；在相同性能水平下，功耗减少约 75％。
日前，IBM 宣布在奥尔巴尼实验室中制造出了首个基于 2nm 技术的芯片，2nm 芯片能够加速人工智能、边缘计算、自主系统等领域的应用。IBM 称将在其 IBM Power Systems、IBM Z 等系统中使用该项技术。
据外媒消息，IBM 的新型 2nm 芯片实现了 333 MTr/ mm² 的晶体管密度（即每平方毫米容纳 3.33 亿个晶体管），相当于台积电 5 纳米芯片晶体管密度的两倍。
下图展示了 IBM 2nm 芯片的技术要点。
图源：https://www.anandtech.com/sho...
IBM 2nm 芯片使用了三堆栈 GAA 设计，单元高度为 75 nm，宽度 40 nm，每个 nanosheet 的高度为 5 nm，间隔 5 nm。门接触间距（gate poly pitch）为 44 nm，长度为 12 nm。
IBM 表示其设计首次使用底部介质隔离通道（ bottom dieletric isolation channel），以减少电流泄露，降低芯片功耗。此外，该芯片内部间隔使用了第二代 dry process 设计。
目前看来，IBM 在 2nm 芯片制程上的突破领先于其竞争对手。苹果 M1 芯片和 A14 芯片基于台积电的 5nm 芯片制程技术；AMD 和高通等使用台积电的 7nm 芯片，高通骁龙 888 使用三星 5nm 芯片制程技术；英特尔使用的是 10nm 和 14nm 芯片。台积电目前也在研发 2nm 芯片制程，其 4nm 和 3nm 制程生产预计将于下一年投入批量生产。
IBM 的 2nm 芯片目前仍处于概念验证阶段。IBM 混合云副总裁 Mukesh Khare 表示，2nm 芯片制程将在 2024 年底投入生产。
参考链接：
**粗体** _斜体_ [链接](http://example.com) `代码` - 列表 > 引用。你还可以使用@来通知其他用户。