基于 FPGA 的 TDC 调研报告

我是 雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和数字IC设计。

关注公众号【集成电路设计教程】，获取更多学习资料，并拉你进“IC设计交流群”。
QQIC设计交流群 群号：866169462。

最近对基于FPGA平台的TDC实现进行了调研，撰写了份调研报告。

现分享一部分内容如下：
完整报告链接：https://download.csdn.net/download/qq_44447544/83046072

一、TDC简介

1.1 TDC是什么？

激光雷达系统通过发射激光束来探测目标物体的轮廓﹑位置、速度等信息。目前激光测距系统的主流方法为飞行时间（Time-of-Fight）测量方案﹐测距信息来源于入射信号与回波信号的时间间隔值。而时间测量则是由TDC(Time-to-Digital Converters)即时间数字转换电路完成，TDC直接决定了测距系统的参数性能。

<center>图1 激光雷达测距</center>

1.2 TDC技术基本原理

1.2.1 直接计数法

<center>图2 直接计数法原理图</center>

直接计数法是利用系统的时钟周期对时间间隔内完整的时钟周期数进行计数,从而实现对时间间隔的测量。如图2所示，T~0~为被测时间间隔，T~1~为被测时间间隔的起始时刻，T~2~为被测时间间隔的结束时刻，则理论上的时间间隔T~0~=T~1~ - T~2~。但是，由于对时钟信号进行计数的是整数个周期,在实际测量时起始信号或结束信号并不完全与时钟信号的上升沿重合，所以最终的测量结果会带来最大为两个时钟周期的误差，即t~1~ +t~2~。

1.2.2 基本抽头延迟链TDC

基本抽头延迟链TDC由基本的D触发器和延迟单元构成，利用延迟单元的延时特性，将这些延迟单元的状态通过抽头的方式引出来进行时间间隔的测量。

<center>图3 基本抽头延迟链构造原理图</center>

图3为基本抽头延迟链的构造原理图,Start起始信号经过延迟单元后产生一定的延迟，将延迟单元的输出端与D触发器的信号输入端相连，Stop 结束信号作为D触发器的时钟信号。在测量时，当Stop 结束信号的上升沿到来时，D触发器将会锁存所有抽头的状态，通过计算Start信号经过延迟单元的个数确定其位置来实现时间测量。
如图4所示，Stop信号到来时Start信号已经经过延迟单元的触发器锁存值为1，未经过的为0，那么Start信号与Stop信号之间的时间间隔即为D触发器输出为1的个数与单个延迟单元延迟时间的乘积。

<center>图4 Start信号与Stop信号时间间隔分析图</center>
起始信号在截止信号到来时所经过的延迟单元的个数N_TDC，最后得到该段时间间隔值为：

其中T~BUF~为单个延迟单元的延时时间。基本抽头延迟链 TDC的分辨率为延迟链中单个延迟单元的延迟时间，并且延迟单元的延迟时间应为延迟元件的延迟时间与其走线延迟之和。

1.2.3 循环延迟链TDC

上述基本抽头延迟链 TDC由于存在延迟链中延迟单元的延迟时间不一致会增加TDC系统的非线性程度，并且延迟链的长度越长，这种非线性程度就越大，有时会覆盖一个甚至几个最低有效位(LSB)，产生比较大的误差。如果待测量的时间间隔较大时，需要增加延迟链的长度，但是FPGA中的资源有限，有时不能满足其要求，这就需要将延迟链设计为环形的结构。通过重复使用相同的延迟单元，不仅可以减小延迟单元延时时间不-致对系统线性度的影响，而且可以节约FPGA中的资源。

<center>图5 循环延迟链法TDC原理图</center>
图5所示的循环延迟链TDC，通过将延迟链的首尾信号通过数据选择器相接，并使用一个环路计数器统计信号循环的圈数来构造。这种设计可以保证在延迟单元数量不变的前提下扩大TDC的测量范围。在该TDC中，当停止信号的上升沿到来时，Stop信号作为时钟信号将所有触发器的状态锁存，并终止循环计数器计数，通过环路计数器和触发器的锁存值可以实现时间间隔测量的功能。

1.3 TDC主要的技术指标

(1) 分辨率
分辨率是指TDC可以辨别的最小的时间间隔，也可以将其称为最低有效位(LSB,Least Significant Bit)，这个参数越小越好，它是 TDC输入输出传输特性曲线的量化步长。
(2) 测量范围
测量范围是指TDC能够测量到的最大的时间间隔,如果要获得较大的测量范围，一般会占用芯片较多的面积和逻辑资源。
(3) 非线性度
TDC 的非线性误差是指由于延迟单元的延迟时间不一致、芯片制程工艺不同、芯片的电压和温度变化以及信号串扰等问题引起的TDC 实际量化特性与理想量化特性之间的偏差。
对TDC非线性度的分析主要通过微分非线性（DNL）和积分非线性（INL)两个指标来衡量。其中 DNL是指TDC 实际延迟单元的延迟时间与理想延迟单元延迟时间(平均值)的偏差,是输入输出传输特性曲线中实际步长与理论步长之差，而INL则是指沿着整个延迟链从起始位置到当前位置对DNL 的积分值。一般用理想延迟单元的延迟时间为单位来表示 DNL和 INL，即一个LSB的时间。
(4) 测量精度
测量精度也被称为单次精度或标准偏差，是指TDC 在测量脉冲信号的时间间隔时，由于受到内部和外部一些因素的影响，使得实际得到的测量值分布在这段真实时间值的周围。
(5) 死区时间
死区时间是 TDC完成转换并准备好执行新的一次测量所需的时间，该指标体现了 TDC 可以运行的测量速率，现代应用都要求TDC能有较高的采样率，所以死区时间越小越好。
(6)功耗以及资源占用
在数字IC中，功耗主要由静态功耗和动态功耗组合，前者由工艺决定，后者由时钟频率和翻转频率决定。此外TDC所占用的逻辑资源也需要进行考虑，系统逻辑资源分配是否合理，达到能效最大化。

完整报告链接：https://download.csdn.net/download/qq_44447544/83046072

• 更多技术文章和学习资料，请关注我的公众号：【集成电路设计教程】
• 全平台统一：【雪天鱼】