一、源程序： module usemultiplier(CLK,multiplimcand,multiplier,cout,RST); {代码...} always @ (posedge CLK , negedge RST) begin {代码...} endmodule 二、仿真结果：