主要观点：AMD 即将推出的 32nm Bulldozer 设计在多方面具有创新性，过去的 ISSCC 上 AMD 给出了关于其整数和浮点部分的两篇技术论文，本文将补充一些论文中的细节。
关键信息：

• Bulldozer 是“1.5 核”设计，核心是同时多线程的极端方法，整数单元执行块被复制。
• 整数块有 40 项乱序指令调度器，从底层设计以节能，采用多份物理寄存器文件保存数据及指针。
• 整数调度器每周期可向整数执行块的四条流水线之一发出四条指令，有单周期旁路网络。
• 有四个独立整数流水线，类似之前 AMD 架构。
• 单个浮点单元相比前代大幅增强，有 60 项指令调度器，每周期可向浮点执行管道发出四条指令，支持新指令和更快的浮点乘法累加硬件。
  重要细节：
• 论文涵盖电路设计细节及一些高级信息。
• 对比了 Bulldozer 与经典 Pentium Pro 家族重排序缓冲区的方法，指出 Bulldozer 占用更多芯片面积但能更精细控制功耗。
• “双核心”模块每模块 2.13 亿个晶体管，其架构新颖，需看基准测试数据来评判。