活动图

智能时代的SoC设计:从架构到EDA到封装

智能时代的SoC设计:从架构到EDA到封装

2022-08-31 周三 20:00 —— 2022-08-31 周三 21:00
线上
活动介绍

内容介绍

人工智能和机器学习的应用已经扩散到生活的方方面面,其使用场景依然呈现持续增加和多样化的趋势,在智能时代,片上系统(SoC)设计面临全新的挑战。在架构方面,一方面机器学习模型逐渐增大导致硬件开销和训练成本显著增加,而另一方面计算任务逐渐转向边缘,因此需要定制化的全新高能效架构;在设计方法方面,设计工程师除了需要在传统的功耗、性能、面积方面做出艰难的选择,还需要考虑可靠性、安全性等指标,因此从巨大设计空间寻找到最优设计点变得更为艰难,自动化的EDA工具需要更加智能;在封装方面,近些年逐渐成熟的芯粒(Chiplets)技术对于异构SoC带来机遇的同时,也带来了数个新挑战。

在本次分享中,郭老师将结合自己在产业界、学术界的研究经历分享智能时代SoC设计所面临的挑战,我将从架构、EDA和封装三个层次依次展开讨论。

以下是内容大纲

  • 智能时代SoC设计背景
  • 高能效架构挑战
  • 智能EDA技术
  • 先进封装和挑战
  • 总结

讲师介绍

郭鑫斐,上海交通大学密西根学院长聘教轨助理教授
image.png

郭鑫斐博士是上海交通大学密西根学院长聘教轨助理教授、博士生导师、独立PI和上海市领军人才(海外)。毕业于美国弗吉尼亚大学计算机工程系取得博士学位,并于美国佛罗里达大学取得电子与计算机工程硕士学位。此前在英伟达美国DPU组担任芯片设计高级工程师,在IBM纽约沃森研究院担任兼职研究员。

郭博士长期从事低功耗集成电路、片上系统和EDA等领域研究,以第一作者或通讯作者的身份发表会议论文40余篇,出版专著一本,获得3次最佳论文或专题奖,获得2017年IEEE电路与系统协会的博士前奖学金。除论文发表和科研奖励外,他的相关科研成果已被成功应用于IBM、NVIDIA(英伟达)的产品线中,主持或参与芯片流片7次,其中涵盖了从180nm到7nm的6种工艺节点,其中2颗芯片已大规模量产并进入市场。

目前主要研究兴趣为设计自动化、新型计算机架构和可重构计算等,获得科技部重大研发、企业、学校等多个项目资助。是中国计算机学会CCF容错计算专委会、开源发展委员会(首批)的执行委员,是国际电气与电子工程师协会(IEEE)高级会员。担任爱思唯尔出版公司的集成电路领域SCI期刊Integration,the VLSI Journal的编委,并在多个国内外一流会议担任组织委员会成员,是30多个电路设计、设计自动化(EDA)、计算机体系架构等领域内国际会议的程序委员会成员,包括架构领域FCCM、ICCD、FPT等和电路设计与EDA领域顶级会议DAC、ICCAD、CICC、ASPDAC等,也担任多个IEEE和ACM顶级期刊如 TC、JSSC、TCAD、TODAES、TCAS等的独立审稿人,对于产业和学术最新前沿技术都有着深入了解,在2022年带领团队获得AMD赛灵思自适应计算挑战赛全球唯一专项奖。

发布于 2022-08-29
0 条评论
组织者
主办方
极术社区